Çinli yarı iletken ekipman üreticisi Naura Technology Group, 3D DRAM çipleri üretmek için iki aşamalı bir aşındırma (etch) işlemi geliştirdiğini duyurdu. Bu yeni teknoloji, mevcut çip üretimindeki yoğunluk sınırlamalarını aşarak gelecek nesil DRAM teknolojisinin önünü açabilir.
Naura tarafından IEEE dergisinde yayımlanan bir makaleye göre, şirketin geliştirdiği işlem, 3D DRAM'in 64 katmanı boyunca homojen bir aşındırma sağlıyor. Bu sayede, geleneksel yatay üretim kısıtlamalarının ötesine geçilerek dikey üretime odaklanılıyor.
Çinli Firma Naura, Yarı İletken Aşındırma Mühendisliğindeki Atılımını Duyurdu
Batı ülkelerinin Çin'e gelişmiş EUV (Aşırı Morötesi) litografi makinelerinin satışını kısıtlamasıyla birlikte, Çinli çip tasarımcıları yarı iletken üretiminin dikey boyutuna odaklanmaya başladı. EUV litografisinin temel faydası, silikon plakası üzerinde daha ince devre yolları ve desenler oluşturarak çiplerin yatay olarak yayılmasını sağlamasıdır.
Bu alanda daha önce de önemli gelişmeler yaşanmıştı. Bir teknoloji firması tarafından tanıtılan yeni çip tasarım teknolojisi, mantık devrelerini dikey olarak katlayıp istifleyerek direnci azaltmayı, bağlantıyı iyileştirmeyi ve standart çip teknolojilerine eşdeğer performans ve yoğunluk elde etmeyi hedefliyordu. Bu yaklaşımlar, EUV ihtiyacını azaltarak dikey istiflemeye odaklanılmasına olanak tanıyor.
Firma, Döngüsel İki Adımlı Aşındırma İşleminin Derinlik Homojenliğini ve Yüksek Seçiciliği Artırdığını İddia Ediyor
Şimdi ise Çin'den gelen bu yeni araştırma, bellek üretiminde benzer bir yaklaşımın benimsenebileceğine işaret ediyor. Naura'nın makalesinde, silikon (Si) ve silikon-germenyum (SiGe) katmanlarından oluşan 64 katmanlı bir 3D DRAM yığınının homojen bir şekilde aşındırılması için bir yöntem açıklanıyor. 3D DRAM tasarımında, bu iki malzeme sırayla istiflenir ve SiGe katmanları, kelime hatları, bit hatları ve kapılar için alan oluşturmak amacıyla kaldırılır.
SiGe katmanlarının kaldırılması işlemine aşındırma denir ve Naura, bu işlemdeki geleneksel sınırlamaları aştığını belirtiyor. Bu sınırlamalar arasında, aşındırma kimyasallarının komşu Si katmanlarına zarar vermesi, işlemin yan ürünlerinin yığının dibinde birikmesi ve kimyasalların alt katmanlara ulaşamaması yer alıyor. Bu zorlukların üstesinden gelinmesi, mevcut ekipmanların karşılaştığı yatay transistör yoğunluk sınırlamalarını aşarak 3D DRAM ve dikey üretime geçişi mümkün kılabilir.
Bu sorunlar, Si katman hasarına karşı düşük seçicilik ve alt katmanlardaki kir birikimi olarak adlandırılır. Bu sorunların çözülmesi, işlemin derinlik homojenliğini, yani Si-Si katmanları arasındaki boşluğun boyutunu iyileştirir.
Naura, aşındırma konusunda iki adımlı bir işlem kullanıyor. İlk adımda, SiGe katmanlarındaki nötr (elektriksel olarak nötr) Flor radikalleri kullanılır. Bu, yalnızca SiGe'nin aşındırma malzemeleri tarafından hedeflenmesini sağlar ve Si katmanı üzerinde ince bir germanyum florür koruyucu filmi oluşturur. İkinci adım ise, plazma destekli bir temizleme adımıyla kimyasal yan ürünlerin temizlenmesidir. Bu, işlemdeki birikintilerin giderilmesini sağlar.
Şirkete göre bu işlem, Si ve SiGe arasında 500'e 1'den fazla aşındırma seçiciliği elde edilmesini sağlıyor. Bu oran, SiGe katmanlarının, iki Si katmanı arasındaki 200 nanometrelik bir katman için Si katmanlarından 500 kat daha hızlı aşındırıldığı anlamına gelir.
Firma, bu aşındırma sırasında silikon katmanında 10 angstromdan az bir kayıp olduğunu belirtiyor. Son olarak Naura, yapısal homojenliğin %95'in üzerinde olduğunu ve bu sayede üst katmanın 200 nanometre kalınlığında olduğu durumlarda alt katmanın en az 190 nanometre kalınlığında olduğunu iddia ediyor. Bu sonuçlar, 64 katmanlı istifler boyunca elde edildiği belirtiliyor.
