Yapay zeka (YZ) çiplerine olan talep hız kesmeden artarken, Tayvan merkezli yarı iletken devi TSMC'nin yeni nesil paketleme teknolojisi CoPoS (chip-on-panel-on-substrate), 2028 yılında seri üretime geçmeye hazırlanıyor. Bu teknoloji, mevcut CoWoS (chip-on-wafer-on-substrate) paketleme teknolojisinin sınırlamalarını aşarak, YZ çiplerindeki GPU, bellek ve diğer bileşenlerin yerleştirilebileceği alanı önemli ölçüde genişletecek. Bu gelişmeler, özellikle NVIDIA'nın üzerinde çalıştığı Feynman kod adlı YZ çipini yakından ilgilendiriyor.
TSMC'nin CoPoS Paketleme Teknolojisi Analiste Göre Substrate Olarak ABF Arasına Sıkıştırılmış Cam Çekirdek Kullanacak
Yüksek performanslı YZ çiplerinin üretimi için kritik öneme sahip olan paketleme teknolojileri alanında, Intel'in EMIB-T teknolojisi üzerine yoğunlaşan raporların yanı sıra, önemli bir analiz de ortaya çıktı. TSMC'nin öncülük ettiği CoPoS teknolojisi, yapay zeka çipleri için gereken daha büyük paketlerin üretilmesine olanak tanıyacak. Mevcut CoWoS teknolojisi, GPU ve bellek arasındaki sinyaller için yüksek performanslı bir iletken görevi gören silikon ara katman (interposer) kullanıyor. Ancak CoPoS, bu ara katman ihtiyacını ortadan kaldırarak daha esnek ve geniş bir çözüm sunuyor.
Analist TSMC'nin CoPoS Teknolojisi Hakkındaki Önemli Yanlış Anlamaları Açığa Kavuşturuyor
Analistlerin belirttiğine göre, CoPoS teknolojisi başlangıçta rapor edilenden daha erken, 2028'in ikinci yarısında seri üretime girecek. Bu teknolojinin ilk kullanıcılarından birinin NVIDIA olması bekleniyor. CoPoS, TSMC'nin daha büyük boyutlu paketler üretmesini sağlayacak. Bu paketler, litografide kullanılan standart şablonlardan dokuz kat daha büyük alanlara sahip olabilecek.
CoWoS paketlemede, ara katman litografi makineleriyle üretilir ve bu da şablonun boyutuyla sınırlıdır. CoPoS ise ara katman kullanmadığı için, çip bileşenleri ile organik paket substratı arasında bir ara yüz görevi gören daha büyük panellerin üretilmesine olanak tanır. Bu durum, daha büyük çip paketlerinin üretimini mümkün kılar.
Analistlerin aktardığı bilgilere göre CoPoS, çip bileşenlerinin ilk olarak monte edildiği geçici taşıyıcılar için cam kullanıyor ve ardından nihai montajın yerleştirildiği substrate olarak işlev görüyor. Bu substrate'in, Ajinomoto Build-up Film (ABF) katmanları arasına sıkıştırılmış camdan oluştuğu belirtiliyor. Teknolojinin bir cam ara katmanı kullanmadığı ve çiplerin substrate'in ABF katmanına bağlandığı vurgulanıyor.
