Intel, gelişmiş paketleme teknolojileri sayesinde 12x reticle boyutunu aşan hiper-büyük çiplerin üretimine engel olan büyük bir zorluğun üstesinden geldi.
Intel, ABD'deki Rio Rancho Tesisi ile En Gelişmiş ve En Büyük Çipleri Üretiyor
Günümüzdeki çipler artık tek bir silikon parçasından oluşmuyor. Bunun yerine, en yeni paketleme çözümleriyle birbirine bağlanan çeşitli silikon kalıpları kullanılıyor. Bu tür tasarımlar için kullanılan terim chiplet'tir. Chiplet'ler, ölçeklenme darboğazlarını ve artan hesaplama talebini karşılamak amacıyla geliştirilmiştir.
Ancak günümüzün paketleme teknolojilerinin de tek bir paket üzerine yerleştirilebilecek chiplet sayısı konusunda kendi sınırlamaları bulunuyor. Bu sınırlamaları aşmak için yarı iletken şirketleri çeşitli yeni çözümler üzerinde çalışıyor. Intel de EMIB ve Foveros gibi teknolojilerle kendi gelişmiş paketleme çözümleriyle bu alanda öncülük ediyor. Bu teknolojiler, daha büyük, esnek, ölçeklenebilir ve uygun maliyetli tasarımlarla daha fazla hesaplama performansı sunan çiplerin üretilmesini sağlıyor.
Şimdi ise Intel, Hiper-Büyük Form Faktörü (HLFF) olarak adlandırdığı paketlerin geliştirilmesinde bir adım daha ileri gidiyor. Bu ultra-büyük çip paketleri, endüstrinin panel seviyesi paketler dışında şimdiye kadar gördüğünden daha büyük bir 24x reticle boyutuna ulaşarak 240mm x 240mm ölçülerinde olacak.
Bunu başarmak için Intel'in araştırma ve mühendislik ekibi, bu daha büyük ölçeklerde güvenilir kapsüllemeyi sağlamak üzere malzeme ve süreç yenilikleri geliştirdi. Bu kadar büyük paketlere ulaşmanın temel zorluklarından bazıları şunlardır:
- Veriyi Yeterince Hızlı Taşıma: Paketin içindeki 2 mikrometreden (µm) ince metal katmanlara sahip EMIB-T köprüleri, yapay zeka iş yüklerinin çip-ten-çipe ve çip-ten-belleğe bağlantılar için gerektirdiği kanal başına 64 Gb/s hızları sağlıyor. Paket dışına çıkan iletişim için ise, endüstrinin öngörülen bir sonraki paket dışı hız hedefi olan 448 Gb/s'ye ulaşmak için paketlenmiş bakır kablo konektörleri ve paketlenmiş optikler gibi yaklaşımlar araştırılıyor.
- Gücü Verimli Sağlama: Paket kenarlarından güç yönlendirme, HLFF ölçeğinde giderek daha verimsiz hale geliyor. Araştırma, alt tabakaya ve doğrudan çiplerin altına yerleştirilmiş silikon kapasitörlerin gömülmesini öneriyor. Bu, tam reticle çip alanı başına 1 milifarad (mF) yerel enerji depolaması sağlıyor. Voltaj regülatörlerinin paketin üzerine veya içine taşınması, değişen çip güç taleplerine daha hızlı yanıt vermelerini sağlıyor.
- Verimlilik İçin Yedeklilik Oluşturma: Ekip, aktif iletişim hatlarının yanına yedek iletişim hatları eklenmesini öneriyor. Her 64 hat grubuna yalnızca üç ila dört yedek hat eklenmesi, paket verimliliğini yaklaşık %97'den %99'un üzerine çıkarıyor. HLFF ölçeğinde, bu fark ürünlerin ekonomik olarak üretilebilir olmasında kritik öneme sahip.
- Paketi Düz Tutma: Araştırma ekibi, oda sıcaklığında 7 mm'ye kadar serbest duran bir eğilme modellemesi yaptı. Bu, elektriksel bağlantıları ve termal teması bozacak kadar yeterli. Önerilen çözüm, kalın sertleştirme halkalarını, düşük genleşmeli cam çekirdekli alt tabakaları ve çok toplu lehim topu işlemini birleştiriyor. Çalışma sırasında, yaklaşık 4.500 Newton'un (N) üzerindeki bir kuvvetle soğutma donanımını aşağı doğru bastırmak, paketin neredeyse düz kalmasına yardımcı oluyor.
- Kilovat Ölçeğinde Isıyı Yönetme: HLFF paketlerinin toplamda 15 ila 25 kilovat (kW) arasında çalışması bekleniyor ve yerel sıcak noktalar agresif soğutma gerektiriyor. Araştırma, tek bir büyük soğutma plakası yerine, bağımsız olarak kontrol edilen termal bölgeler ve gömülü sensörlerle tasarlanmış, modüler, hücre tabanlı bir soğutma mimarisi öneriyor. Bu mimari, modül başına 5 kW'ın üzerinde soğutmaya ölçeklenebiliyor.
Daha büyük bir zorluk, çipin koruyucu bir katmanla kapatılması süreci olan kapsüllemeydi. Ancak çip ve paket boyutları büyüdükçe bu daha da zorlaşıyor. Alt dolgu malzemesi, çipler ve alt tabaka arasındaki eklemleri akan ve kapatan malzemedir. Bu sürecin daha büyük ölçeklerde daha zor olmasının nedeni, sızdırmazlık malzemesinin daha uzun bir mesafeye ulaşması gerekmesidir.
Şu anda, alt dolgunun akabileceği maksimum mesafe EMIB ile yaklaşık 43 mm ve standart paket tasarımlarıyla 22 mm'dir. Ancak 5x-10x reticle ölçeklerinden bahsettiğimizde, alt dolgunun çok daha büyük mesafelere ulaşması gerekiyor. Bu mesafeler aynı zamanda daha fazla direnç ekleyerek hava ceplerinin ve boşlukların giderilmesini zorlaştırıyor.
Intel Foundry, bu kapsülleme sorununu çözmek için "üç koordineli kaldıraç: malzeme, dağıtım stratejisi ve kürleme" ile bir çözüm buldu.
İlk adım, akış ve güvenilirliği dengeleyen optimize edilmiş bir alt dolgu malzemesi kullanmaktır. Viskozite, malzemenin daha uzun bir mesafeye akabilmesi için düşürülür. Intel, mekanik bütünlükten ödün vermeden akışı uzatan formülasyonları belirlemek için temsili paket araçları üzerinde doğrudan akış testi geliştirdi.
İkinci adım, kenardan dağıtım yerine çok noktalı uygulamaya güvenerek dağıtım stratejisini yeniden tasarlamaktır. Bu, kapsama alanını iyileştirir ve etkili akış mesafesini azaltır.
Ve son olarak, dağıtımdan sonra oluşan kusurları gidermek için kürleme süreci ayarlanmıştır. Intel, boşlukları ortadan kaldırmak için optimize edilmiş kürleme koşullarını kullanır, bu da "boşluksuz" tasarımlara sahip paketlerle sonuçlanır.
Tüm bu adımlarla Intel, HLFF (Hiper-Büyük Form Faktörü) çip mimarileriyle uyumlu birkaç paketi doğrulayabildi. Bunlar arasında 5x reticle'ı aşan EMIB tabanlı bir paket bulunuyor. Çip, 12 adet HBM yuvası içeren 18 adet kalıp barındırıyor ve 40 mm'ye kadar akış mesafelerinde boşluksuz kapsüllemeye ulaşıldı.
Intel ayrıca boşluksuz sonuçlarla 7x reticle'ın üzerinde daha büyük bir döşeli EMIB paketini doğruladı. Foveros 3D paketleme çözümü kullanılarak 2x ve 4x reticle ölçeklerinde boşluksuz kapsülleme başarıyla gerçekleştirildi ve 2x "tam güvenilirlik testi"ni geçti.
Intel, gelişmiş paketleme çözümlerini hızlandırmaya devam ederken, kapsüllemeyi 7x reticle boyutlarının ötesine taşımayı sürdürecek. Yol haritası, yakın vadede 12x reticle'ın ötesine ölçeklenecek ve panel seviyesi paketler bu ölçeği 50x reticle'ın ötesine taşıyacak.
Intel ve TSMC, panel seviyesi paketleme segmentinde tüm gücüyle ilerliyor. Rio Rancho'nun cam alt tabakaları, eşi görülmemiş bir hesaplama performansı artışı sağlayacak ve ölçekte dünya standartlarında verimlilik sunacak hiper-büyük çiplerin kritik bir destekleyicisi konumunda.
