Yarı iletken teknolojide miniaturizasyon hız kesmeden devam ediyor. Yeni yol haritaları, 1 nanometrenin altındaki işlemci teknolojilerinin 2034 yılı civarında karşımıza çıkacağını ve 2040'lı yıllarda ise 0.2 nanometre ve altı düğümler için 2D FET teknolojisinin kullanılacağını gösteriyor.
Yarı İletken Teknolojide 1 Nanometrenin Altı Dönemi Yaklaşıyor: 2034'te 0.7nm, 2046'da 0.2nm Altı Hedefleniyor
Nanoteknoloji çağında, işlemci teknolojilerindeki ilerleme biraz yavaşlamış olsa da, yeni düğümler hala iyileştirmeler sunmaya devam ediyor. Ancak bu yeni tasarımları hayata geçirmek için gereken makine ve üretim süreçlerinin maliyeti oldukça yükseliyor. Buna ek olarak, gelişmiş paketleme çözümleriyle sunulan çipletler (chiplets), yeni düğümlere hemen geçme ihtiyacını azaltıyor. Çipletler, ölçeklenebilir ve uygun maliyetli bir çip tasarımı sunuyor.
Bu alanda dünyanın en büyük bağımsız araştırma ve inovasyon merkezlerinden biri olan ve ağırlıklı olarak Belçika'da faaliyet gösteren, yarı iletken sektöründeki önemli işlem teknolojisi yeniliklerini içeren 2020'ler-2040'lar yol haritasını paylaştı.
Moore Yasası Yavaşlamış Olsa da Devam Ediyor
İlk yol haritası, 1998'den 2026'ya kadar olan mantık yongası ölçeklenmesini gözler önüne seriyor. 1998-2010 yılları arasında mantık yongası yoğunluğu her yıl %50 oranında artış gösterirken, 2010'dan 2026'ya kadar bu oran doğrusal bir ölçeklenmeye yaklaşıyor. Bu durum, son birkaç yıldır mantık yongalarında önemli bir ölçeklenme başarısı elde edilemediği anlamına geliyor.
Ancak sektör, daha yüksek yoğunluklar aracılığıyla daha fazla performans talep ediyor. Bu noktada 2.5D/3D teknolojisi potansiyelini gösterse de, güç, sıcaklık ve maliyet açısından sınırlamaları bulunuyor. Son zamanlarda, devasa işlem gücü gerektiren çip tasarımları için mevcut sistemleri geliştiren paketleme teknolojileri öne çıkıyor. Yapay zeka çip tasarımları da, özellikle Agentik Yapay Zeka'nın ihtiyaçlarını karşılamak için DRAM'in önemli bir rol oynadığı çip ve bellek arasında yakın bir koordinasyon gerektiriyor.
Çipletlere ve gelişmiş paketleme çözümlerine olan güven on kat artmasına rağmen, mantık teknolojileri gelecekte de gelişmeye devam edecek. Bu gelişmelere ışık tutmak için, en yeni "Mantık Cihazı Yol Haritası" sunuldu. Bu yol haritası daha çok araştırma odaklı olup, yeni nesil işlem teknolojilerini ne zaman bekleyebileceğimize dair bir zaman çizelgesi sunuyor. Bu yol haritasındaki yıllar, üretim zaman çizelgesini değil, teknolojinin geliştirilme tamamlanma sürelerini belirtiyor.
2 Nanometre Altı Dönemine Bakış
Yol haritasına baktığımızda, ilk olarak "Nanosheet" düğümlerini görüyoruz. Bu düğümler, Nanosheet FET veya GAA (Gate-All-Around) transistör teknolojisini kullanacak. Nanosheet teknolojisi, bu yıl piyasaya sürülecek olanlarla başlayacak. İşlem teknolojisi zaten seri üretime geçmiş durumda ve alt 2 nanometre düğümler, yıl sonuna kadar üretim hazırlık durumuna geçecek. Gelecek dönemde bu teknolojinin daha da gelişmesi bekleniyor.
Nanosheet tabanlı son düğümün 2031 civarında piyasaya sürülmesi ve bizi 1 nanometre altı çağına taşıması bekleniyor.
1 Nanometre Altı Dönemi ve Gelecek Projeksiyonları
1 nanometrenin altındaki işlem teknolojileri için yarı iletken üreticilerinin, aynı nanosheet teknolojisini dikey olarak istifleyen Tamamlayıcı FET'leri (CFET) kullanması bekleniyor. Bu, hücre alanını azaltacak ve transistör yoğunluğunu artıracaktır. CFET'leri içeren ilk işlem düğümünün 2034 yılına kadar piyasaya sürülmesi ve ilk 1 nanometre altı işlem teknolojisini sunması öngörülüyor.
A7 (0.7nm) işlem teknolojisini, 2036'da A5 (0.5nm) ve 2040'ta A3 (0.3nm) takip edecek. CFET teknolojisi geliştikçe, CMOS mantık devrelerinin transistör yoğunluğunda %80'e varan artışlar görülebilir.
Ardından, 2 Angstrom çağına geçiş yapılacak ve bu çağda 2D FET teknolojisi kullanılacak. Bu noktada, 2D CFET veya 2D Nanosheet yapıları oluşturmak için yeni malzemeler devreye girecek. 2D FET'lerin ilk uygulamasının 2043 yılında A2 (0.2nm) düğümünde görülmesi ve ardından 2046'da alt-A2 (<0.2nm) teknolojisinin gelmesi bekleniyor. Yol haritasının teorik olduğunu ve her teknoloji için geliştirme döngüsü ve zaman çizelgesinde birçok değişikliğin olabileceğini unutmamak önemlidir.
BEOL (Back-End-of-Line) ölçeklenmesi, transistörleri bağlamak için kullanılan malzemeleri gösteriyor. Mevcut standart yaklaşım, 24-26nm metal adımlı bakır işlemeyi içeren Dual-Damascene & Single-Damascene. Bu süreç, 2028 ve A14 teknolojisine kadar iyileşerek adım boyutunun 20-22nm'ye düşmesiyle devam edecek.
Teknoloji geliştikçe, 1nm ve altı sınıf düğümler, Semi-damascene / Subtractive Metallization yaklaşımlarına geçiş yapacak. Burada, bakırın yerini Ru (Rutenyum) alacak ve kasıtlı hava boşlukları ile kendi kendine hizalanan geçitler (vias) oluşturacak. Bunlar, daha düşük direnç için bariyersiz geçitler ve daha yüksek mantık iletkenliği için daha az "boşa harcanan" hacim sunuyor.
Bir sonraki büyük adım, Platin Kobalt Oksit (PtCoO₂) gibi alternatif malzemelerden yararlanacak olan 0.5nm ve altı düğümler olacak. Bu malzemeler, 16nm'den 12nm'ye kadar uzanan ultra düşük adım boyutlarına yol açacak.
Güç teknolojisine gelince, yol haritası 2032 yılına kadar olan özellikleri kapsıyor. Plan, öncelikle ana kart PCB'sinde bulunan Entegre Voltaj Regülatörlerinin (IVR) ana kartın içine taşınmasını içeriyor. Bu yeni IVR'ler, voltajları 48V DC'den 12V DC'ye ve ardından sadece 0.8V DC'ye düşürmeye de yardımcı olacak.
2026-2027 yol haritası, IVR'nin ana kartın PCB'sinin içinde yer aldığını gösteriyor. IVR, çeşitli 3D IC'ler ve DRAM paketleri için ayrılan ara katmanı barındıran ana çip paketinin hemen altında yer alıyor. Bu çözümler, 2.5D MIM kapasitörler ve Can/SI Güç cihazları gibi yeni nesil teknolojilerden yararlanarak 2028-2032 yılları arasında paketin içine entegre edilecek. Intel'in EMIB'inin de 2.5D gelişmiş paketleme çözümleri için güçten mantığa TSV'ler (Through Silicon Vias) aracılığıyla güç sağladığı unutulmamalıdır.
Bu yol haritaları, geleneksel ölçeklemedeki fiziksel sınırlamalara rağmen, 3D istifleme, yeni malzemeler ve akıllı mimarilerin önümüzdeki on yıllar boyunca daha yüksek yoğunluk, daha iyi performans ve verimlilik sağlayacağını gösteriyor. Bu yol haritası, yapay zeka, yüksek performanslı bilgi işlem (HPC) ve geleceğin teknolojilerini destekleyen çiplerdeki güçlü ilerlemeyi vurguluyor.
