Teknoloji devi Samsung, 'Memory Executive Summit' etkinliğinde bir sonraki nesil HBM5 bellek standardının hedefleri hakkında önemli açıklamalarda bulundu. Firmanın açıklamalarına göre, HBM5, önceki nesil HBM4E'ye kıyasla performansı iki katına çıkarmayı ve güç verimliliğini artırmayı hedefliyor. Sektörde, HBM4E'nin veri aktarım hızını tek bir nesilde ikiye katlamanın oldukça iddialı bir hedef olduğu düşünülürken, Samsung'un bu açıklaması, HBM5'in bant genişliğini artırmak için arayüz pin sayısını ikiye katlayabileceği yönünde yorumlanıyor.
Geliştirme aşamasında olan HBM5'in temel amacının, HBM4E nesline göre performansı ikiye katlamak ve watt başına performansı %20 oranında iyileştirmek olduğunu belirten Samsung Electronics DS bölümü bellek iş birimi ürün planlama ekibi başkanı Choi Jang-seok, firmanın daha önce HBM5 bellek yığınlarının ısıl direnci %20 azaltacak ve soğutmayı kolaylaştıracak bir ısı yolu bloğu (HPB) içereceğini duyurduğunu hatırlattı.
HBM5'in yığın başına bellek bant genişliğini ikiye katlaması durumunda, 2028-2029 yıllarında yığın başına yaklaşık 4 TB/s'lik tepe bant genişliğine ulaşılması bekleniyor. Yapılan tahminlere göre, teknoloji devlerinin AI hızlandırıcıları için bu on yılın sonuna kadar paket başına 20 ila 24 HBM5/HBM5E yapılandırmasına ulaşması öngörülüyor. Bu da, sistemlerin sadece birkaç yıl içinde inanılmaz bir 80 TB/s ila 96 TB'lik bellek bant genişliğine sahip olacağı anlamına geliyor.
Her ne kadar Micron, Samsung veya SK Hynix gibi DRAM üreticileri ve Cadence, Rambus veya Synopsys gibi HBM denetleyici ve PHY geliştiricileri halihazırda saniyede 16 GT'lik veri aktarım hızlarına sahip HBM4/HBM4E denetleyicileri ve arayüzleri sunsa da, HBM4E için resmi JEDEC aktarım hızı saniyede 12 GT civarında olacak.
Samsung'un HBM5'in HBM4E'nin iki katı bant genişliği sunmasını beklemesi durumunda, HBM5 standardının ya pin başına veri aktarım hızını saniyede 12 GT'den 24 GT'ye çıkarması, ya arayüz genişliğini 2.048 bitten 4.096 bite çıkarması ya da daha geniş bir arayüzü daha yüksek veri aktarım hızıyla birleştirmesi gerekecek. HBM5 bellek yığını arayüz genişliğinin 4.096 bite çıkarılması daha önce bazı araştırmacılar tarafından öngörülmüş olsa da, bu henüz standardın hedefi olarak resmi bir şekilde doğrulanmış değil.
Performans-watt açısından bakıldığında, arayüzü genişletmenin genellikle pin başına sinyal hızını ikiye katlamaktan daha kolay olduğu belirtiliyor. Daha yüksek pin başına hızlar, daha hızlı sürücüler, alıcılar, saatler, eşitleme, daha sıkı zamanlama marjları ve daha gelişmiş bir PHY gerektirir, zira saniyede 20 GT'nin çok üzerindeki hızlarda sinyal bütünlüğünü korumak kolay değildir. Ancak daha geniş bir HBM arayüzü, daha düşük hızda paralel olarak daha fazla bit taşırken, 2.048 bitten 4.096 bite çıkmak iki katı sayıda TSV/I/O yolu, sürücü, alıcı, lehim topu, daha karmaşık yönlendirme ve son derece karmaşık bir taban katmanı anlamına geliyor. Bu nedenle, orta düzeyde bir hızda 4.096 I/O muhtemelen bit başına pJ açısından en iyisi olsa da, arayüz/paket karmaşıklığı o kadar artıyor ki bu durum kazanımları ortadan kaldırabilir. Dahası, böylesine geniş bir arayüz, belki de orta düzeyde bir veri aktarım hızı artışıyla birleştirilmiş 3.072 bitlik bir arayüz, mühendislik açısından makul bir uzlaşma olabilir, ancak JEDEC'in karar alma sürecine dahil olan mühendisler farklı düşünebilir. Her durumda, şimdilik HBM5 spesifikasyonları hakkındaki her türlü tartışma spekülatif niteliktedir.
Bununla birlikte, HBM4E'nin bant genişliğini (yığın başına 2 TB/s) tek bir nesilde ikiye katlama hedefi, kesinlikle çok agresif bir hedef olarak öne çıkıyor.
